1965 年，時任仙童半導(dǎo)體研發(fā)總監(jiān)、后來創(chuàng)立芯片制造商英特爾的戈登·摩爾（Gordon Moore）撰寫了一篇關(guān)于未來十年的半導(dǎo)體芯片的雜志社論。那篇文章包括對當(dāng)時芯片生產(chǎn)的技術(shù)能力和經(jīng)濟(jì)性的簡單觀察。

　　“最低組件成本的復(fù)雜性以每年大約兩倍的速度增加。當(dāng)然，在短期內(nèi)，如果不增加的話，這個速度預(yù)計(jì)會繼續(xù)下去。從長期來看，增加的速度是更不確定，我們絕對有理由相信它至少在 10 年內(nèi)會保持幾乎不變。這意味著到 1975 年，每個集成電路的最低成本元件數(shù)量將達(dá)到 65,000 個?！薄！獙⒏嘟M件塞入集成電路，電子學(xué)，第 38 卷，第 8 期，1965 年 4 月 19 日

　　該聲明的預(yù)測部分只不過是當(dāng)時進(jìn)展速度的延續(xù)。摩爾本人后來將其描述為“一種瘋狂的推斷”。然而，這種推斷是正確的，業(yè)內(nèi)人士開始及時將其進(jìn)一步擴(kuò)展。

　　隨著時間的推移，這一觀察被視為半導(dǎo)體行業(yè)進(jìn)步的指導(dǎo)原則：摩爾定律。但事實(shí)上，它從來就不是科學(xué)意義上的實(shí)際“定律”。雖然它確實(shí)描述了該行業(yè)歷史上令人印象深刻的成就，但它的預(yù)測能力更像是半導(dǎo)體行業(yè)強(qiáng)加給自己的（非常雄心勃勃的）目標(biāo)或路線圖。它的采用更多地是由經(jīng)濟(jì)學(xué)驅(qū)動的——希望以可承受的價格保持微芯片功能向前發(fā)展——而不是任何物理原理。

　　不斷發(fā)展的常數(shù)

　　雖然我們談?wù)撃柖梢呀?jīng)存在了 50 多年，但它在這段時間里一直在不斷發(fā)展。摩爾關(guān)于以最小組件成本實(shí)現(xiàn)復(fù)雜性的最初觀察已被轉(zhuǎn)化為各種等效陳述，該定律現(xiàn)在最常表示為芯片上晶體管數(shù)量翻倍的速率。

　　這種翻倍的速度也隨著行業(yè)和技術(shù)的進(jìn)步而發(fā)生變化（摩爾本人在 1975 年就預(yù)測到了這一點(diǎn)）：從最初的一年到兩年，這仍然是行業(yè)的步伐。但是，盡管細(xì)節(jié)發(fā)生了變化，但摩爾定律作為以驚人速度發(fā)展的路線圖的精髓仍然存在。

　　那種微縮的感覺

　　最初，晶體管數(shù)量的這種進(jìn)步和翻倍是通過摩爾描述的三個因素實(shí)現(xiàn)的，即增加裸片尺寸、減小尺寸（通常稱為尺寸縮放或縮小）以及設(shè)備和電路的巧妙性。

　　尺寸縮放主要由光刻工藝和技術(shù)的發(fā)展驅(qū)動。幾十年來，這包括向更短波長的紫外光遷移和增加透鏡的開口角度——數(shù)值孔徑 (NA)——以及引入浸沒式光刻、多重圖案化策略以及最近的 EUV 光刻.

　　由于光刻技術(shù)可以打印更小的特征，芯片制造商可以在同一區(qū)域內(nèi)封裝更多晶體管，從而在增加芯片功能的同時保持成本低廉。因此，尺寸縮放能夠在過去四十年里使半導(dǎo)體行業(yè)能夠跟上摩爾定律的步伐。

　　路的盡頭？

　　較小的晶體管運(yùn)行速度更快并且需要更少的功率。因此，摩爾定律已成為不斷提高芯片性能和能源效率的代名詞。然而，在某一點(diǎn)上，小尺寸開始干擾晶體管的工作，打破了尺寸與性能以及能效之間的關(guān)系。

　　對于迄今為止大多數(shù)微芯片中使用的晶體管類型，該行業(yè)在 2000 年代中期左右接近這個臨界點(diǎn)。晶體管仍然以同樣的速度變小，但芯片性能的改進(jìn)速度較慢。

　　多年來，微芯片設(shè)計(jì)和生產(chǎn)發(fā)生了巨大變化。

　　新的前進(jìn)道路

　　然而，正如摩爾在 1975 年所反映的那樣，制作更小的特征只是提高芯片性能的一種方式。幾十年來，半導(dǎo)體行業(yè)還通過設(shè)備和電路的巧妙性提高了芯片性能——用于制造晶體管的材料和結(jié)構(gòu)的創(chuàng)新。這種方法稱為設(shè)備縮放。例如，使用“低 k 電介質(zhì)”等材料可以改善晶體管的電性能。

　　更激進(jìn)的是，不斷開發(fā)新的晶體管架構(gòu)以克服傳統(tǒng)晶體管的尺寸限制。為此，業(yè)界推出了基于所謂的 FinFET 的芯片，該芯片在硅表面上使用薄但相對較高的結(jié)構(gòu)，類似于鰭。FinFET 是最早被稱為 3D 晶體管的新型晶體管之一。

　　尺寸和器件縮放涉及晶體管本身的演變。近年來，系統(tǒng)級創(chuàng)新也實(shí)現(xiàn)了性能提升，允許使用現(xiàn)有晶體管技術(shù)進(jìn)一步擴(kuò)展。

　　實(shí)現(xiàn)這一目標(biāo)的一種方法是通過更大的片上集成，例如將處理器、存儲器和輔助功能組合到一個芯片中的片上系統(tǒng)解決方案以及3D NAND 閃存，其中多層閃存在每個芯片的頂部制造其他以增加同一區(qū)域的存儲容量。另一種選擇是使用新穎的封裝解決方案將多個優(yōu)化芯片集成到一個完整的系統(tǒng)中，通常是將芯片堆疊在一起。

　　未來十年

　　在過去的 15 年中，這些方法共同使摩爾定律保持良好狀態(tài)?？v觀整個行業(yè)的路線圖，有充分的證據(jù)表明他們將在未來十年甚至更長時間內(nèi)保持這種狀態(tài)。

　　當(dāng)然，在器件方面，有足夠的計(jì)劃創(chuàng)新將擴(kuò)展路線圖繼續(xù)擴(kuò)展至至少 1 nm 節(jié)點(diǎn)，其中柵極環(huán)繞 FET、納米片 FET、叉片 FET 和互補(bǔ) FET 是更有希望的可能性。這些發(fā)展將通過光刻分辨率（預(yù)計(jì)每六年左右縮小兩倍）和邊緣放置誤差 (EPE) 測量的精度提高推動的進(jìn)一步尺寸縮放得到補(bǔ)充。

　　ASML 對創(chuàng)新的持續(xù)推動將支持這一趨勢。我們的 EPE 路線圖是我們整體光刻產(chǎn)品組合的關(guān)鍵，將通過進(jìn)一步改進(jìn)光刻平臺和我們的應(yīng)用（包括計(jì)量和檢測）路線圖中的開發(fā)來實(shí)現(xiàn)。EUV 光刻是 ASML 獨(dú)有的一項(xiàng)技術(shù)，現(xiàn)已進(jìn)入大批量生產(chǎn)，允許在 5 nm 節(jié)點(diǎn)上進(jìn)行更簡單、更具成本效益的生產(chǎn)。我們目前還在開發(fā)我們的下一代光刻平臺——High-NA（EUV 0.55 NA）——它將允許在 1 nm 節(jié)點(diǎn)左右進(jìn)行單次曝光生產(chǎn)。

　　此外，我們可以預(yù)期系統(tǒng)級擴(kuò)展將發(fā)揮比迄今為止更大的作用。去年，內(nèi)存制造商生產(chǎn)了具有 176 個存儲層的 3D NAND 芯片，并宣布了到 2030 年左右具有 600 多個存儲層的芯片的路線圖。除此之外，創(chuàng)新將采取什么樣的形式鮮為人知。但是，如果說摩爾定律 55 年的歷史向我們展示了什么的話，那就是半導(dǎo)體行業(yè)充滿了新發(fā)展的想法。只要我們還有想法，摩爾定律就會繼續(xù)存在并繼續(xù)發(fā)揮作用。